Главная Промышленная автоматика.

частота поступления полезной информации в следующий блок уменьшается:

fT = WM. (6.2)

где Г2 - ширина полосы обзора; г„ = с/2/з - наибольшая дальность РЛС. При этом общий объем памяти (в битах) буферного ЗУ для косинусного и синусного каналов

Л4бзу = 4Л/ = 8г, р„ (6.3)

где Л = 2г2/р,-число обрабатываемых полосок дальности; - разрешение РЛС ио дальности; /-разрядность хранимых в ЗУ чисел.

На рис. 6.5 изображен вариант функциональной схемы одного из каналов блока изменения временного масштаба. Она работает следующим образом. Син.хронизирующие (СИ) импульсы с частотой зондирования /з поступают на установку в нулевое состояние счетчиков: адресов ЗУ1 и ЗУ2 (D4 и D5) и полосок дальности {D6), а также на переключение состояния триггера ГЗ. Пусть ГЗ находится в таком состоянии, что на его выходах Q=l, а Q = = 0. Тогда запоминающее устройство ЗУ] установится в режим считывания информации, а запоминающее устройство ЗУ2 - в режим записи. На вход счетчика D4 адреса ЗУ1 через открытую часть схемы Dl поступают импульсы со счетчика D6 с частотой /т<;/г. С выхода ЗУ] информация через схему D3 поступает в блок коррекции фазы с частотой /т в течение всего периода зондирования.

Дешифратор ДШ с помощью переключателя П настроен на определенную дальность до полосы обзора. Поэтому, как только содержимое счетчика D6 будет соответствовать заданной дальности, на выходе дешифратора появится импульс, который установит триггер Т2 в положение, открывающее вентиль D2, и на вход счетчика D5 адреса ЗУ2 поступят импульсы дискретизации (ИД)

с АЦП

73 СИ

Чтение Запись

1 г С72

fj - iicm.,0

Б5"

1 z CT2

Чтение Запись

Рис. 6.5. Функциональная схема блока изменения временного масштаба



с частотой /,.. Вследствие этого в ЗУ2 будут записываться поступающие из АЦП отсчеты \с{т, р) до тех пор, пока не произойдет переполнение счетчика адреса, т. е. пока не запишется весь принятый сигнал в заданной полосе обзора в данном зондированпи. Импульс переполнения опрокидывает триггер Т2, и доступ импульсов ИД в счетчик D5 прекращается.

При поступлении очередного импульса зондирования триггер ГЗ снова переключается и процесс повторяется с той лишь разницей, что сейчас ЗУ1 будет подготовлено к записи информации из АЦП с частотой /г, а из ЗУ2 информация будет считываться с частотой /т и т. д.

Такие же процессы происходят в другом канале. Для его реализации потребуются два отдельных блока ЗУ 1 и ЗУ2 и выходная схема, аналогичная схеме D3. Все остальные элементы, в том числе и счетчики адресов ЗУ, могут быть общими для обоих каналов.

Цифровой сигнал %в{т, р) из блока изменения временного масштаба с частотой /т поступает по двум каналам в блок коррекции фазы (см. рис. 6.2), в который вводятся поправки фазы сигнала, обусловленные действием различных факторов. Отметим, что не каждая ЦСО должна иметь в своем составе данный блок (поэтому он обозначен на рис. 6.2 штриховой линией). Его наличие является обязательным в когерентных РСА при ведении обзора в передней или задней полусфере (Рн¥=я/2). В этом случае блок должен выполнять функцию цифрового гетеродина, устраняя поднесущую доплеровскую частоту из поступающего на его в.ход сигнала ёв{и, р). В противном случае существенно возрастают требования по быстродействию к ПФ. При обработке способом ГА на блок коррекции фазы могут быть возложены все функции комплексного умножителя ФС (см. § 2.3), тогда умножитель может быть исключен из состава ФС и последний вырождается в процессор БПФ (см. рис. 2.20). В режиме бокового обзора отсутствие цифрового гетеродина не приводит к повышению требований к ПФ и возможно обратное положение: все функции блока коррекции и фазы возлагаются на комплексный умножитель ФС, а сам блок может отсутствовать. Обязательным является также применение блока коррекции фазы в квазикогереитных РСА. Таким образом, в этом блоке решаются такие задачи, как учет начальной фазы зондирующего сигнала для обеспечения когерентности РЛС; компенсация траекторных нестабильностей носителя РСА; цифровое гетеродинирование с целью смещения частоты обрабатываемого сигнала для обеспечения режима синтезирования под разными углами относительно курса носителя РСА без изменения алгоритмов обработки; демодуляция с целью последующей его обработки по алгоритмам с использованием БПФ и др.

Каждая из перечисленных задач по существу сводится к изменению фазы обрабатываемого сигнала на определенную вели-



чину. Известно, что указанное изменение фазы комплексного сигнала в цифровой форме можно осуществить путем умножения каждого выборочного значения А=А ехр{]Фт,} =Ас + ]Ае этого сигнала на комплексное число В = В ехр{]Дф} = Bc + jBs, определяющее величину изменения (поворота) фазы Дф. Поэтому все перечисленные выше операции являются однотипными и выполняются одним и тем же комплексным умножителем, формирующим произведение А-ВА-В ехр{ЯФв + ]Дф]} = (AcBc-~AsBs) +]{АсВ,+ + А,Вс).

Блок коррекции фазы работает по следующему алгоритму. Сначала вычисляется общая поправка фазы сигнала путем перемножения всех комплексных чисел, характеризующих отдельные поправки. Затем в каждый отсчет сигнала в очередном зондировании вносится общая поправка фазы путем умножения отсчетов сигнала на комплексное число, определяющее общую поправку. Таким образом, операция комплексного умножения, состоящая из четырех операций умножения и двух операций сложения действительных чисел, должна выполняться в блоке коррекции фазы с частотой /т, что предъявляет весьма высокие требования к быстродействию умножителей.

Классический способ умножения двоичных чисел, заключающийся в последовательном сложении со сдвигом одного из сомножителей, в этом случае неприемлем, так как требуется несколько тактов для получения результата произведения. Для указанных выше целей разрабатываются специальные быстродействующие умножители, выполняющие операцию умножения за один такт, например умножители табличного типа. Принцип пх работы заключается в следующем. В постоянное запоминающее устройство (ПЗУ) записывается полная таблица произведений. В качестве адреса ячейки, в которой хранится произведение, используются коды сомножителей. При подаче на адресные шины ПЗУ кодов сомножителей на выходе ПЗУ за один такт появляется число, равное произведению сомножителей. Объем памяти ПЗУ для одного умножителя в битах (без округления произведения) при этом можно оценить по формуле

Мпзу = 42/, (6.4)

• где / - разрядность сомножителей.

Недостатком умножителей табличного типа является резкое возрастанпе объема памяти с увеличением разрядности сомножителей. Однако, учитывая прогресс в создании быстродействующих полупроводниковых ЗУ с высокой степенью интеграции, такой умножитель может оказаться наиболее перспективным. Например, в [45] отмечается, что разработка ПЗУ емкостью 64 Кбит с временем выборки 50 не, на которых могут быть выполнены умножители табличного типа, является разрешаемой задачей.

На рис. 6.6 представлен вариант функциональной схемы блока коррекции фазы, выполненной на основе комплексного умножителя табличного типа. Схема включает в себя: два входных се-





0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 [62] 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100

0.0038