лочных индуктавностей показан на рис. 14.36. Мощность насыщения лучших экземпляров усилителей на ча«стоте 9 ГГц при коэффициенте усиления 13 дБ и КПД= 19% составляла 1,5 В«т. Коэффициент усиления на малом сигнале был равен 17 дБ, а выходная лмощность при сжатии коэффициента усиления на 1 дБ составляла 1,3 Вт. Иштересно отметить, что усилитель, выполненный по гибридной интегральной технологии при использовании аналогичных транзисторов, имел несколькоо ббльший коэффициент усиления (на 0-0,5 дБ) и КПД (25%).

В работах [172, 173] описан полпроводниковый интегральный однокаскадный усилитель мощности, в коотором на одном кристалле размером 4,8X6,1X0,1 мм размещены четыре ПТШ с общей шириной затвора 6,4 мм. На частоте 10 ГГц усилитель обеспечивал выходную мощность 2 Вт при коэффициенте усиления 4 дБ и КПД = \ S % (коэффициент усиления на малом сигнале 5 дБ). Метод проектирования этого усилителя несколько отличался от описанного ранее. Во-первых, не ис;пользовались соединяющие проволочки (за исключением цепей смещения по постоянному току). Во-вторых, заземление осуществлялось соединением, соответствующих контактных площадок с металлизационной поверхнос тью нижней плоскости кристалла через отверстия в нем, вьшолненные метюдом травления. Поскольку транзистор был включен по схеме с общим истоком, требования к качеству заземления были высокими. Поэтому отверстият выполнялись в непосредственной близости от истока транзистора. В-третьих, в согласуюидих цепях использовались элементы с распределенными параметрами, такие, как и в случае гибридных интегральных схем (за исключением того, что подложкой в усилителе служила полупроводниковая пластина из GaAs толщиной 0,1 мм). Вся метшши-зация, включая элементы структурь-: транзистора и элементы согласующих цепей, выполнена золотом. При это1уя использовались две операции - термическое напьшеиие и последующее электрохимическое осаждение, что позволило получить более толстые слои n-геталла и уменьшить потери в микрополосковых линиях и воздушных мсэстиках, соединяющих в единое целое все истоковые выводы транзистора.

При разработке полупроводнико вого интегрального четырехтран,зистор-ного усилителя мощности вначале были решены вопросы проектирования подобных усилителей на одном из /двух ПТШ с общей пшриной затвора 1,6 и 3,2 мм соответственно. Однокаскадный однотранзисторный усилитель был выполнен на кристалле размером 5X6X0,1 мм. Больцше размеры кристалла были выбраны из-за использовгания заземленных с помощью специальных зажимов контактных площадо»; большой площади, располагаемых по

краю кристалла. Развитие и гфимене ние технологии селективного травления отверстий в GaAs в процессе разработки усилителей способствовали существенному уменьшению размеров кристалла. В случае одно транзисторного усилителя были получены следующие характеристики: выходная мощность 0,5 Вт при коэффициенте усиления 4 дБ, полоса частот по уровню 1 дБ 1,8 ГГц, коэффициент усиления на рмалом сигнале 8 дБ. В согласующих це-

11ЯХ использовалось последовательное соединение отрезков микрополосковых линий и микрополосковых разомкнутых шлейфов, выполненных на подложке из GaAs. Вход и выход согласовывались на 50-омную нагрузку. После изготовления усилителя на центральной частоте были получены характеристики, отличающиеся только на 5% от тех, которые были предсказаны при машинном проектировании усилителя. Поэтому практически не потребовалась экспериментальная доводка усилителя. Полупроводниковый интегральный усилитель на двух ПТШ с шириной затвора 1,6 мм был выполнен на кристалле размерами 2,5X3,8X0,1 мм. Каждый ПТШ был согласован с нагрузкой сопротивлением 100 Ом. Их параллельное соединение обеспечило значения входного и выходного сопротивлений всего усилителя 50 Ом, Заземление осуществлялось через три отверстия в подложке, выполненные травлением и располагаемые в непосредственной близости от контактных площадок истоков ПТШ. Выходная мощность усилителя составила 1 Вт при коэффициенте усиления 4 дБ и КПД=18%. И наконец, четырехтран-зисторный усилитель с выходной мощностью 2 Вт состоит по существу из параллельно включенных двух лвухтранзисторных усилителей, у которых были изменены условия согласования. Весь усилитель размешен на одном кристалле GaAs размером 4,8X6,1X0,1 мм.

ЧАСТЬ VIII

ЦИФРОВЫЕ ИНТЕГРАЛЬНЫЕ СХЕМЫ

ВВЕДЕНИЕ

Полевые транзисторы на GaAs позволяют быстрыми темпами развивать как аналоговые полупроводниковые интегральные микросхемы (ИС), так и цифровые, или логические, ИС. Технология аналоговых ИС, предварительно описанная в гл. 14, находится все еще на начальном этапе развития. Для полевых транзисторов, применяемых в качестве активных гфиборов и работающих в режиме обеднения, используется технология СВЧ ИС с диэлектрическими подложками. Цифровые интегральные микросхемы на основе GaAs, называемые GaAs ИС или просто ИС, были разработаны на основе ПТ, работающих в режимах обеднения и обогащения с затвором в виде р-п-пе-рехода либо в виде барьера Шотки (ДШ), а также на ПТ со структурой металл-окисел-полупроводник или металл-изолятор-полупроводник с ДШ в качестве переключаюпдих элементов. В основе технологии щ1фровых ИС лежит современная технология кремниевых СБИС, которая и определяет пути реализации высококачественных БИС на GaAs.

По практическим методам реализации GaAs ИС технология МОП-транзисторов является, по-видимому, наименее разработанной. Поэтому в этой части МОП-технология опущена и рассмотрены те методы, которые, как полагают, в настоящее время являются наиболее разумными. В гл. 15 описывается технология, известная как технология изготовления логических схем на ПТ, работающих в режиме обогащения и обеднения. Структура ПТ в режиме обогащения такая же, как и у ПТШ в режиме обеднения (см. гл. 5 - 8), за исключением активного слоя п-типа, который в случае обогащения является очень тонким и, таким образом, полностью обеднен при нулевом напряжении на затворе {U = 0). Эта технология, в которой достигнуты определенные успехи, полностью основывается на новых методах получения GaAs и более строгом контроле параметров исходного материала для повыщения выхода годных.

При обсуждении методик проектирования логических схем на ПТ с непосредственными связями (которые также известны как логические схемы на ПТШ с обогащением) в гл. 16 рассматриваются ПТШ с обогащением как с затворами в виде р-и-перехода, так и в виде барьера Шотки. Это наиболее широко признанный подход к проектированию ИС на основе GaAs. Авторы обобпдили различные мнения по вопросам проектирования и современного состояния технологии логических схем на ПТШ.

В гл. 17 рассматривается методика проектирования ИС с диодами Шотки и с ПТШ в режиме обеднения. Авторы описали принцип логических схем на диодах Шотки и ПТШ, технологию и состояние дел в зтой области. Технология изготовления таких схем основана на тех же принципах, что и остальные технологии. Технологией, которая повлияла на развитие GaAs ИС, по-види-