Главная Промышленная автоматика.

скорость/мощность усилителя. Увеличение /о вызывает увеличение коэффициента усиления [уравнения (3.6) и (3.7)], коэффициента ослабления синфазного сигнала и скорости нарастания. Однако рост /о приведет к нежелательному увеличению рассеиваемой устройством мощности. По этим и другим соображениям в структуре дифференциального усилителя часто производятся некоторые модификации для улучшения суммарной характеристики аналоговой интегральной схемы. Покажем теперь некоторые общепринятые модификации.

3.2. МОДИФИЦИРОВАННЫЕ СХЕМНЫЕ СТРУКТУРЫ ДИФФЕРЕНЦИАЛЬНОГО УСИЛИТЕЛЯ

В аналоговой интегральной системе наиболее критичным узлом является входной каскад, характеристика которого оказывает определяющее влияние на характеристику всего монолитного устройства. Для входного каскада важно, какой нагрузкой QH является для связанного с ним источника (или источников) сигнала. Степень нагрузочного влияния полностью характеризуется током смещения на входе и входным сопротивлением (входной ток смещения - это среднее значение двух постоянных токов, которые смещают ) два транзистора на входе дифференциального усилительного каскада). Для некоторых применений входной ток смещения, необходимый для получения требуемой характеристики основной схемной конфигурации дифференциального усилителя (фиг. 3.2), может оказаться слишком большим, а входное сопротивление слишком малым.

Наиболее прямой метод снижения тока смещения и повышения входного сопротивления заключается в уменьшении коллекторных токов дифференциальных транзисторов. Однако такой подход имеет два серьезных нежелательных последствия. Поскольку крутизна gm входных транзисторов прямо пропорциональна коллекторному току покоя [уравнение (3.6)], то в результате уменьшения /с будет снижаться усиление каскада по напряжению. Кроме того, при меньших уровнях тока требуются резисторы с большим сопротивлением, для которых в свою очередь необходима большая площадь чипа. В связи с этим для уменьшения тока смещения и увеличения входного сопротивления первого каскада часто используется схема Дарлингтона, представленная на фиг. 3.7. Дополнительные транзисторы Qs и Qi отделяют обычные дифференциальные транзисторы Qi и Q2 от входных сигналов Vi и v2 Такая схема разделения снижает ток смещения основного дифференциального каскада приблизительно Рз/(1 + 2Pi/oi o) раз. Наряду с этим в схеме Дар-

) То есть обеспечивают рабочий режим. - Прим. ред.



лингтона примерно во столько же раз увеличивается входное сопротивление. При таком включении типичными в серийном производстве являются токи смещения от 5 до 10 нА и входные сопротивления от 10 до 20 МОм.

К серьезным недостаткам схемы Дарлингтона следует отнести тот факт, что согласование между составными парами q1--q3 и Q2 - Qi значительно хуже, чем обычно достигается

Фиг. 3.7. Схема Дарлингтона для дифференциального входного каскада.

для отдельных приборов. Поэтому и напряжения сдвига на входе, и их температурный дрейф в схеме Дарлингтона хуже, чем в обычном двухтранзисторном дифференциальном каскаде. Типичными характеристическими показателями являются ±3 мВ Для приведенного ко входу напряжения сдвига и ±15 мкВ/°С для его температурного коэффициента.

Другим ограничением, отличающим базовый дифференциальный усилитель от схемы Дарлингтона, является способность Этих схем отрабатывать дифференциальный входной сигнал большой величины. Большой сигнал введет транзисторы одной половины схемы Дарлингтона в насыщение, в то время как соответствующие транзисторы другой половины будут в отсечке.



Максимальный выходной ток, который может выдать дифференциальный каскад, равен, как видно из фиг. 3.6, ±/о. Поскольку этот ток обычно заряжает корректирующую емкость, максимальная скорость изменения напряжения ограничена постоянной величиной и уже не пропорциональна ид. Эта скорость изменения обозначается как скорость нарастания.

Скорость нарастания в дифференциальном входном каскаде можно увеличить путем включения в эмиттерные цепи обоих

сг A

Фиг. 3.8. Модификация основного дифференциального каскада усиления за счет включения эмиттериых резисторов.

транзисторов двух согласованных резисторов малой величины, как показано на фиг. 3.8. Такая схемная модификация известна под названием схемы с эмиттерной отрицательной обратной связью, которая представляет собой местную обратную связь и приводит к уменьшению нелинейности входной диодной характеристики перехода база - эмиттер. Включение линейного резистора последовательно с нелинейным диодом ведет к ослаблению нелинейности и позволяет подавать входные сигналы большей величины при уменьшении искажения сигнала на выходе.

В результате добавления двух эмиттерных резисторов Re снижается усиление каскада за счет уменьшения крутизны в соответствии с выражением





0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 [23] 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144

0.0038